特許

J-GLOBAL ID：200903051969233940

表示パネルの実装構造

発明者： 中島 英樹
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-072481
公開番号（公開出願番号）：特開平8-248432
出願日： 1995年03月07日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 IC、LSIチップやフレキブルプリント配線板など数種の電子部品の実装スペースの必要最小限に抑えることで機器の大型化を防ぎ、電源電圧と駆動入力信号の両配線抵抗を低減させて機器性能を高めることができる表示パネルの実装構造を提供する。【構成】 液晶パネル10等による表示パネルと、実装部12Aに搭載されて液晶パネル10を駆動させるLSIチップ20等による半導体チップと、LSIチップ20の一部が係入して抱き込み可能な凹部31を前部に有し、この凹部31の両端部を圧着して実装部12Aに搭載されると共に、凹部31に係入した部分のLSIチップ20に最短距離で電源電圧および駆動入力信号の各入力用配線を介して接続されたフレキシブルプリント配線板30等のごとき配線板と、から構成され、LSIチップ20およびフレキシブルプリント配線板20間の距離短縮によって実装部12Aのレイアウトスペースが実質縮減させ、またLSIチップ20には端子を三方コ字形配列したものを用いている。

請求項（抜粋）：

上下一対の基板からなる表示パネルと、電源電圧と駆動入力信号から表示駆動信号を生成して、前記表示パネルに出力することによって表示駆動する矩形状の半導体チップと、前記表示パネルと前記半導体チップを搭載する基板と、前記半導体チップに前記電源電圧と前記駆動入力信号を供給する配線板と、を備えた表示パネルの実装構造であって、前記半導体チップは、前記基板の側縁部に面した側は端子部を有せず、他の3辺は端子部を有し、前記配線板の前記基板との接合部は凹部を形成するとともに、前記半導体チップの形状の少なくとも一部は前記凹部内に入り込むように配置され、前記半導体チップの電源端子は前記配線板の両側面のいずれかの位置に設けて前記配線板と配線することを特徴とする表示パネルの実装構造。