特許
J-GLOBAL ID：200903051979816617
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-195567
公開番号（公開出願番号）：特開平5-190781
出願日： 1992年07月22日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】 レトログレードウェル構造を有する半導体装置において基板バイアス効果の増大を抑制する。【構成】 シリコン基板1にnウェル5とpウェル6を形成する。nウェル5はn型不純物濃度ピーク51,52,53aとp型不純物濃度ピーク53bを有する。pウェル6はp型不純物濃度ピーク61,62,63を有する。素子分離用のチャネルストップ領域として作用する不純物濃度ピーク51,61は分離酸化膜2の下面近傍にのみ存在し、素子形成領域内に延在していない。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板の主表面で素子形成領域を分離するように素子分離領域に形成された分離絶縁膜と、前記半導体基板の主表面内に形成され、前記半導体基板の主表面から深さ方向に沿って不純物濃度分布を有するウェル領域とを備え、前記不純物濃度分布は、前記素子分離領域内で前記分離絶縁膜の下面近傍のみに存在する第1の不純物濃度ピークと、前記分離絶縁膜の下面から離れ、かつ前記半導体基板の主表面から離れた位置に前記素子分離領域から前記素子形成領域まで延在する第2の不純物濃度ピークと、前記素子形成領域の表面近傍のみに存在する第3の不純物濃度ピークとを含む、半導体装置。
IPC (2件)：
H01L 27/08 331
, H01L 21/76
