半導体メモリ装置のワード線駆動回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：高月猛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-273393
公開番号（公開出願番号）：特開平6-215567
出願日： 1993年11月01日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】低電源電圧の下でも高速出力動作が可能で、チップに備えられた昇圧回路の出力電圧を直接ワード線に供給することができるワード線駆動回路の提供。【構成】チップ外部から供給される電源電圧以上に昇圧された電圧が印加される第1供給電圧端と接地電圧が印加される第2供給電圧端との間に形成されデコーディングされた行アドレス信号を入力とするデコーディング部100Aと、デコーディング部100Aの出力信号とワード線リセット信号とを入力とするリセット部100Bと、リセット部100Bを介したデコーディング部100Aの出力信号とワード線ブースト信号とを入力とする伝送部100Cと、第1供給電圧端と第2供給電圧端との間に形成されたワード線出力部100Dとから構成される。

請求項（抜粋）：

チップ外部から供給される電源電圧より高い電圧が印加される第1供給電圧端と接地電圧が印加される第2供給電圧端とを有する半導体メモリ装置に備えられるワード線駆動回路であって、第1供給電圧端と第2供給電圧端との間に形成され、プリデコードされた行アドレス信号を入力とするデコーディング部と、該デコーディング部の出力信号とワード線ブースト信号とを入力とする伝送部と、第1供給電圧端と第2供給電圧端との間に形成され、ワード線を駆動するワード線出力部と、から構成されることを特徴とするワード線駆動回路。

IPC (2件)：

G11C 11/407 , G11C 11/413

FI (2件)：

G11C 11/34 354 D , G11C 11/34 302 A

引用特許：

審査官引用 (5件)

特開平2-128514
特開平4-106794
特開昭63-285793

全件表示

前のページに戻る