特許
J-GLOBAL ID:200903052022814376
半導体レーザ装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
大岩 増雄
公報種別:公開公報
出願番号(国際出願番号):特願平7-050160
公開番号(公開出願番号):特開平8-250804
出願日: 1995年03月09日
公開日(公表日): 1996年09月27日
要約:
【要約】【目的】 スタック組立時のAuSnハンダのはみ出しや角度ずれ等を防止し、へき開不良が起こらない半導体レーザ装置の製造方法を提供する。【構成】 選択Auメッキ11が厚み2μmで形成されている半導体レーザ装置に、レーザ電極10を形成し、次に、選択メッキ用レジストパターン12を形成し、へき開部分へのメッキの形成を防止する。そこへ、選択Auメッキ13を厚み1μmで形成し、その上に選択Snメッキ14を厚み2μmで形成する。その後、選択メッキ用レジストパターン12を除去し、へき開により矢印15の方向より半導体レーザ装置をチップ1に分離する。さらに、厚み2μmのAu層16が形成されているサブマウント3上に、上記半導体レーザチップ1を2つ積み重ねたものを、340°Cの雰囲気中で所定の時間処理すると、AuとSnが合金化し、Au:Sn=8:2wt%のAuSnハンダ7が形成される。
請求項(抜粋):
活性層側の面上の、へき開箇所を除く領域にAu層が選択的にメッキされ、他方の面上にレーザ電極が形成された複数個の連続した半導体レーザチップと、一方の面上にAu層が形成され、上記半導体レーザチップを載置するサブマウントとを準備する工程と、上記レーザ電極上の、ヘき開箇所にレジストパターンを形成する工程と、上記レーザ電極上のレジストパターンを除く領域にSn層を選択的にメッキする工程と、上記レジストパターンを除去する工程と、上記複数個の連続した半導体レーザチップをへき開により個々の半導体レーザチップに分離する工程と、上記サブマウントのAu層が形成された面上に、上記半導体レーザチップの活性層側を上にして複数個積載する工程と、上記サブマウントと上記半導体レーザチップ間、および上記半導体レーザチッップ間にそれぞれ介在するAu層とSn層とを溶解してAuSn合金層を形成する工程とを含む工程によってスタック組立を行うことを特徴とする半導体レーザ装置の製造方法。
引用特許:
審査官引用 (5件)
-
特開昭61-078187
-
特開平3-066191
-
スタックレーザ
公報種別:公開公報
出願番号:特願平5-068022
出願人:日本電装株式会社
-
接合金属シート
公報種別:公開公報
出願番号:特願平5-035933
出願人:日本電気株式会社
-
特開昭58-081962
全件表示
前のページに戻る