特許

J-GLOBAL ID：200903052026978977

マルチプロセツシングシステム

発明者： 桑木 克彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-173891
公開番号（公開出願番号）：特開平5-020290
出願日： 1991年07月15日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 簡単なハードウェア構成によって、バスラインを使用中のプロセッサに異常が発生した場合にも異常状態のプロセッサをバスラインから確実に切り離してシステムの機能停止を防止する。【構成】 バスライン5を使用中のいずれかのプロセッサ21〜2Nに故障が発生した場合、異常状態のプロセッサ21〜2N内部のリセット発生回路91〜9Nがリセット信号を発生してCPU81〜8Nがプロセッサ21〜2Nをリセットするとともに、リセット信号の発生に応じて信号線101 〜10N を介してバス切り離し装置31〜3Nに信号が与えられ、バス切り離し装置31〜3Nが異常状態のプロセッサ21〜2Nをバスライン5から切り離すので、他のプロセッサ21〜2Nはバスライン5を使用することができる。

請求項（抜粋）：

複数のプロセッサが単一のバスラインに接続されており、バスラインを使用していたプロセッサからバスラインを解放することによって他のプロセッサのバスライン使用を可能となすマルチプロセッシングシステムにおいて、自己の異常を検出した際にその内部回路からリセット信号を出力して自己をリセットするプロセッサと、該プロセッサをバスラインから切り離す切り離し装置とを備え、前記リセット信号の出力に応じて前記切り離し装置が前記プロセッサをバスラインから切り離すことを特徴とするマルチプロセッシングシステム。

IPC (2件)：

G06F 15/16 470 ,  G06F 9/38 370