特許

J-GLOBAL ID：200903052029341414

半導体集積回路装置の製造方法

発明者： 高橋 直樹
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-073512
公開番号（公開出願番号）：特開2002-280448
出願日： 2001年03月15日
公開日（公表日）： 2002年09月27日
要約：

【要約】【課題】 従来の多層配線構造では、配線層形成工程で蓄積された電荷がゲート酸化膜を破壊させるという問題があった。また、順次積層される多層構造のため製造期間が長期化するという問題があった。【解決手段】 本発明では多層配線を使用しても素子領域と配線層とを別々の基板に形成し、配線形成工程中で配線に蓄積された電荷を除去した後に張り合わせるため、配線層に生じた電荷の影響によるゲート酸化膜の破壊を防ぐことができる。また素子領域と配線層とを別々の基板で平行して形成することで、製造期間を短縮することができる。

請求項（抜粋）：

第1の基板の第1主面上に素子を形成し、第2の基板上の第1主面上に配線層を形成する工程と、前記第2の基板の配線層から電荷を放電させる工程と、前記素子と前記配線層とが電気的に接続されるように前記第1の基板の第1主面側と前記第2の基板の第1主面側とを張り合わせる工程とを具備したことを特徴とする半導体集積回路装置の製造方法。

Fターム (7件)：

5F033HH00 ,  5F033JJ00 ,  5F033KK00 ,  5F033KK01 ,  5F033MM30 ,  5F033QQ47 ,  5F033XX31