特許
J-GLOBAL ID:200903052071685204
EEPROM装置
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平5-195094
公開番号(公開出願番号):特開平7-029385
出願日: 1993年07月12日
公開日(公表日): 1995年01月31日
要約:
【要約】【目的】 書き換え回数や電源電圧低下に対する信頼性を高くしたEEPROM装置を提供する。【構成】 電気的に書き込み及び消去が可能な不揮発性記憶素子を含むメモリセルがマトリックス配置されて構成されるメモリアレイからの読み出し信号の基準電圧として、初期状態の不揮発性記憶素子を含むダミーセルからの読み出し信号をソースに受ける増幅MOSFETのドレインと負荷手段との間に電源電圧に逆比例的に抵抗値が変化させられる可変抵抗素子を設ける。【効果】 可変抵抗素子の挿入により基準電圧がハイレベルが偏倚されられ、しかも電源電圧の低下に対応してレベル偏倚量を大きくするので、書き換え回数による記憶素子のしきい値電圧の変化や電源電圧の低下時にロウレベル側の読み出し電圧に対するレベルマージンを確保することができる。
請求項(抜粋):
電気的に書き込み及び消去が可能な不揮発性記憶素子を含むメモリセルがマトリックス配置されて構成されるメモリアレイと、初期状態の不揮発性記憶素子を含むダミーセルと、このダミーセルからの読み出し信号をソースに受ける増幅MOSFETのドレイン側に設けられる負荷手段又は負荷手段との間に電源電圧に逆比例的に抵抗値が変化させられる可変抵抗素子を含む基準電圧用プリアンプと、メモリアレイからの読み出し信号をソースに受ける増幅MOSFETとそのドレインに設けられる負荷手段を含む読み出し用プリアンプと、上記基準用と読み出し用のプリアンプの出力信号を受ける差動型のセンスアンプとを備えてなることを特徴とするEEPROM装置。
前のページに戻る