特許

J-GLOBAL ID：200903052090890285

半導体集積回路装置

発明者： 川口 恵津子 ,  日下田 恵一 ,  藤村 康弘 ,  山口 邦彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平7-022312
公開番号（公開出願番号）：特開平7-262797
出願日： 1995年01月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 簡単な構成で内蔵RAMのテスト時間の短縮化と、高信頼性の判定回路を備えた半導体集積回路装置を提供する。【構成】 内蔵されたRAMから複数ビットの単位で出力される読み出し信号を受けて相補の出力信号を形成し、かかる出力信号及び期待値の非反転信号と反転信号とをそれぞれ論理回路に入力し、両論理回路の出力を一致/不一致回路に比較して判定出力を得る。【効果】 RAMからの出力信号を複数ビットの単位で期待値とともに一括判定でき、しかも半導体集積回路装置に設けられる診断用出力ピンは1つで構成できる。

請求項（抜粋）：

反転信号線及び非反転信号線の各々を持つ複数の相補データ線に結合される複数のメモリセルと、上記複数の相補データ線のおのおのから1つずつメモリセルを同時に選択する選択回路と、上記選択回路によって同時に選択されたメモリセル内のデータが供給され、供給されたデータのおのおのが一致しているか否かを判定する判定回路とを持つことを特徴とする半導体集積回路装置。

IPC (4件)：

G11C 29/00 303 ,  G01R 31/28 ,  G11C 11/413 ,  H01L 21/66

FI (2件)：

G01R 31/28 V ,  G11C 11/34 341 D