特許

J-GLOBAL ID：200903052130309025

半導体記憶装置及びその製造方法

発明者： 津田 宣之
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-108665
公開番号（公開出願番号）：特開平11-289068
出願日： 1998年04月03日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 容量絶縁膜に強誘電材料を用いた場合に、容量絶縁膜と上部電極間及び容量絶縁膜と下部電極間のリーク電流発生の改善を図り、更なる微細化が進行してもリーク電流に代表される特性劣化を抑止しつつ大きな記憶容量を得る。【解決手段】 DRAMのメモリキャパシタの容量絶縁膜33を上下の両表層を酸素プラズマ雰囲気中での熱処理により脱炭素化されたTa2 O5 膜27,29とし、内層を非晶質状態の内層であるTa2 O5 膜28とする3層構造に形成する。具体的には、非晶質のTa2 O5 膜26を形成した後、そのほぼ全体を酸素プラズマ雰囲気中でアニール処理してTa2 O5 膜27とし、続いて形成した非晶質のTa2 O5 膜28の表層のみを同様にTa2 O5 膜29に形成する。

請求項（抜粋）：

下部電極と上部電極とが容量絶縁膜を介して対向して容量結合するキャパシタ部分を備えた半導体記憶装置であって、前記容量絶縁膜は、非晶質の強誘電材料を含み、上下の両表層がそれぞれ脱炭素化されていることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 651 ,  H01L 27/10 621 B