特許
J-GLOBAL ID:200903052149643090
半導体集積回路装置の製造方法および製造装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-259238
公開番号(公開出願番号):特開2001-085407
出願日: 1999年09月13日
公開日(公表日): 2001年03月30日
要約:
【要約】【課題】 フォトリソグラフィの解像限界で決まる最小加工寸法よりも細い加工寸法を有し、寸法偏差が±10%以下のレジストパターンを形成する。【解決手段】 レジストパターンの測長寸法を基に規格寸法を満たすためのチップ毎のアッシング量を演算、設定した後、110〜150°C程度に加熱された半導体ウエハ14にUV光源セルCEからUV光を照射しながらオゾンを用いたアッシングを施し、各々のチップ上のレジストパターン13の加工寸法を補正する。このアッシングによってチップ毎に設定された量が削られ、半導体ウエハ14上のレジストパターン13の加工寸法の平均値が細くできると同時に、寸法バラツキも低減することが可能となる。
請求項(抜粋):
半導体ウエハ上に形成されたレジストパターンに、チップ毎にUV光を照射しながらオゾンを用いたアッシングを施すことによって、各々のチップ上の前記レジストパターンの寸法を細く加工することを特徴とする半導体集積回路装置の製造方法。
IPC (3件):
H01L 21/3065
, G03F 7/40 521
, H01L 21/027
FI (4件):
H01L 21/302 J
, G03F 7/40 521
, H01L 21/30 570
, H01L 21/30 572 A
Fターム (13件):
2H096AA25
, 2H096HA25
, 2H096LA09
, 5F004AA16
, 5F004BA19
, 5F004BB02
, 5F004BB18
, 5F004BD01
, 5F004DA27
, 5F004DB26
, 5F004DB27
, 5F004EA34
, 5F046MA13
前のページに戻る