特許

J-GLOBAL ID：200903052161480717

半導体装置の製造方法

発明者： 矢野 結資
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平5-281081
公開番号（公開出願番号）：特開平7-135247
出願日： 1993年11月10日
公開日（公表日）： 1995年05月23日
要約：

【要約】【目的】 半導体基板に形成したトレンチにポリシリコンを埋め込む場合に面内に均一かつ充分に埋め込むための半導体装置の製造方法を提供すること。【構成】 半導体基板に形成したトレンチ8に、化学気相成長法で厚いポリシリコン3を形成してトレンチを埋め込むと、面内ばらつきが大きくなるため、トレンチ上のポリシリコンに凹部ができる程度の薄い膜を形成して、面内ばらつきを抑え、凹部のみにBPSG膜を形成し、BPSG膜をマスクにしてポリシリコンを等方性エッチングして、半導体基板上のポリシリコンとBPSG膜を除去することで、トレンチ内にポリシリコンを均一かつ充分に埋め込める。

請求項（抜粋）：

半導体基板をホトエッチング処理により半導体基板をエッチングしてトレンチを形成する工程と、熱酸化により半導体基板とトレンチ内に酸化膜を形成する工程と、全面にポリシリコンを形成し、トレンチ上にポリシリコンに凹部を形成する工程と、リンとボロンを含んだ酸化シリコンのBPSG膜を形成する工程と、熱処理によりBPSG膜を平坦化する工程と、BPSG膜を凹部のみに残して除去する工程と、凹部に残したBPSG膜をマスクにしてポリシリコンを等方性エッチングする工程と、ポリシリコンの等方性エッチングによりBPSG膜の下部をエッチングしBPSG膜を除去する工程とを有することを特徴する半導体装置の製造方法。