特許
J-GLOBAL ID：200903052163397140
自己整合InP系HBT
発明者：
,
出願人/特許権者：
代理人 (1件)：
上代 哲司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-044540
公開番号（公開出願番号）：特開平5-243258
出願日： 1992年03月02日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 InP系ヘテロバイポーラトランジスタの性能を向上させる。【構成】 InP基板上に第一導電型のInPサブコレクタ層、任意の導電型を有するInPコレクタ層、第二導電型のGaInAsベース層、ならびに第一導電型のInPエミツタ層、第一導電型を有するGaInAsエミツタキャツプ層を順次積層して作成されたInP系ヘテロ接合バイポーラトランジスタにおいて、矩形状のエミツタの-辺の方向が<001>方向、またはそれに垂直な方向を有し、かつエミツタキヤツプ上およびベース上のオーミツク電極を同一時に形成することを特徴とした自己整合InP系ヘテロ接合バイポーラトランジスタ。
請求項（抜粋）：
InP基板上に第1の導電型のサブコレクタ層、任意の導電型を有するコレクタ層、第2導電型のべース層、ならびに第1導電型のInPエミッタ層、第1の導電型を有するGaInAsエミッタキャップ層を順次積層して作成されたInP系ヘテロ接合バイポーラトランジスタにおいて、矩形状のエミッタの一辺の方向が<001>方向、またはそれに垂直な方向を有し、かつエミッタキャプ上およびべース上のオーミック電極を同一時に形成することを特徴とした自己整合InP系ヘテロ接合バイポーラトランジスタ。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
