特許

J-GLOBAL ID：200903052220598980

画像処理装置

発明者： 森本 憲一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-058934
公開番号（公開出願番号）：特開平9-251545
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 複数の画像プロセッサが一つのフレームメモリを共用する構成では、複数の画像プロセッサ全体の処理効率が大きく損なわれる。また、複数の画像プロセッサのそれぞれにフレームメモリが設けられた構成では、回路規模が大きくコストも高く、無駄である。【解決手段】 1フレームを1/nに分割した容量を持つフレームメモリブロック11〜1nに、入力画像データを書き込みアドレス発生器4からの書き込みアドレスに従って、同じ領域内の複数画素のデータを画素単位で書き込む。接続切換器2の切り換え接続動作により、画像プロセッサ31〜3nに入力される画素データは、それぞれ互いに異なる領域内の画素データで、かつ、同じ画像プロセッサでは前回と同一の領域内の画素データである。画像プロセッサ31〜3nはこの入力画素データに基づいて内挿処理を行う。

請求項（抜粋）：

それぞれの容量が所定の総容量を複数に分割した値とされた複数のメモリブロックと、前記複数のメモリブロックにそれぞれ入力画像データを画素単位で書き込む書き込み手段と、前記複数のメモリブロックに対応して複数設けられ、画像処理を行う画像プロセッサと、前記複数のメモリブロックからそれぞれ出力された画素データを前記複数の画像プロセッサへ別々に入力すると共に、前記複数のメモリブロックと複数の画像プロセッサ間の接続を順次切り換える接続切換手段とを有することを特徴とする画像処理装置。

IPC (4件)：

G06T 11/00 ,  G09G 5/36 530 ,  G09G 5/36 ,  H04N 7/24

FI (4件)：

G06F 15/72 A ,  G09G 5/36 530 J ,  G09G 5/36 530 F ,  H04N 7/13

引用特許：

審査官引用 (3件)

• 特開昭62-208158
  
• 特開平2-051783
  
• 並列画像処理装置を用いた連続データの高速処理方法
  公報種別：公開公報   出願番号：特願平5-256264   出願人：ファナック株式会社