特許

J-GLOBAL ID：200903052250254240

D/A変換回路

発明者： 泉川 正則
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-027076
公開番号（公開出願番号）：特開平9-223967
出願日： 1996年02月14日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 電流出力型のNビットのD/A変換回路では、ビット位に対応して電流の重み付けを行うために、最大で2N のゲート幅のMOSFETが必要となり、面積の縮小が困難になる。【解決手段】 9ビットの電流型D/A変換回路を構成する場合、9ビットを上位6ビットと下位3ビットに分割し、9ビットと3ビットの電流源で構成する。そして、3ビットの電流の1/23 をN1ビットの電流に加算する。上位6ビットの電流がI1+1/23 ・I2となり(I1:6ビット電流、I2:3ビット電流)、下位3ビットにより上位6ビットの補間を行い9ビットのD/A変換が可能となる。MOSFETの最大ゲート幅を29 から26 に低減でき、占有面積が小さく、小型化を可能にしたD/A変換回路が実現できる。

請求項（抜粋）：

N3ビットのD/A(ディジタル/アナログ)変換回路において、上位N1ビットと下位N2ビット(N1+N2=N3)の電流源で構成され、N2ビットの電流の1/2N2をN1ビットの電流に加算することを特徴とするD/A変換回路。

引用特許：

審査官引用 (3件)

• 特開昭62-023627
  
• 特開平3-197524
  
• 特開昭60-130220