特許
J-GLOBAL ID:200903052318232976
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願2000-265398
公開番号(公開出願番号):特開2002-076116
出願日: 2000年09月01日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 製造工程数を増加させることなく、配線間の寄生容量を低減した半導体装置及びその製造方法を提供する。【解決手段】 表面がシリコン酸化膜2から露出した金属配線3の表面上及びシリコン酸化膜2上にシリコン窒化膜4を形成し、このシリコン窒化膜4に金属配線3及びシリコン酸化膜2を露出する夫々開口部5、6を形成する。更にシリコン酸化膜7を堆積し、このシリコン酸化膜7を開口して金属配線3及びシリコン窒化膜4に接続する夫々配線接続用ビア10及び構造支持用ビア11を形成する。更にシリコン窒化膜12を形成し、このシリコン窒化膜12に配線接続用ビア10及びシリコン酸化膜7を露出する夫々開口部13、14を形成する。更にシリコン酸化膜15を堆積し、このシリコン酸化膜15を開口してシリコン窒化膜12の開口部13を介して配線接続用ビア10に接続する第2金属配線15を形成した後、シリコン酸化膜2、7、15を除去する。
請求項(抜粋):
素子が形成された基板の上方に配置され絶縁膜とその上の配線層からなる配線部と、前記絶縁膜を挿通して前記配線部とその下方の導体部とを接続する配線接続用ビアと、前記絶縁膜とその下層との間に介在し前記配線接続様ビアと共に前記配線部をその下層に対して中空状態で支持する構造支持用ビアと、を有し、前記配線接続用ビア及び構造支持用ビアが同一の導電性材料により形成されていることを特徴とする半導体装置。
IPC (2件):
H01L 21/768
, H01L 21/306
FI (3件):
H01L 21/90 N
, H01L 21/306 D
, H01L 21/90 B
Fターム (37件):
5F033HH11
, 5F033HH32
, 5F033JJ11
, 5F033JJ32
, 5F033KK11
, 5F033KK32
, 5F033MM01
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN08
, 5F033NN39
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033PP33
, 5F033QQ09
, 5F033QQ12
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR11
, 5F033RR21
, 5F033RR22
, 5F033RR30
, 5F033SS15
, 5F033XX25
, 5F033XX33
, 5F043AA31
, 5F043BB22
, 5F043DD12
, 5F043DD30
, 5F043GG03
前のページに戻る