特許
J-GLOBAL ID：200903052319858402
パターン形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-335370
公開番号（公開出願番号）：特開平5-166805
出願日： 1991年12月19日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 本発明は,パターン形成方法に関し,半導体基板上の配線パターン等の平坦化を目的とする。【構成】 半導体基板1の被エッチング膜2上にネガ型レジスト膜3を塗布し,ネガ型レジスト膜3上に, ネガ型レジスト膜3より高い感度のポジ型レジスト膜4を積層して塗布する工程と, 電子ビーム5をポジ型レジスト膜4及びネガ型レジスト膜3の被エッチング膜2の配線パターン形成領域6に露光する工程と, ポジ型レジスト膜4を現像して, 配線パターン形成領域6より広い開口部7をポジ型レジスト膜4に形成する工程と, ネガ型レジスト膜3を現像して, 配線形成パターン8を形成する工程と, 配線形成パターン8及び, ポジ型レジスト膜4をマスクとして, 被エッチング膜2をエッチングして, 半導体基板1上に配線パターン9及び, 配線パターン9の外縁部10を残して, 半導体基板1上を埋めるダミーパターン11を形成する工程とを含むように構成する。
請求項（抜粋）：
半導体基板(1) の被エッチング膜(2) 上にネガ型レジスト膜(3) を塗布し, 該ネガ型レジスト膜(3) 上に, 該ネガ型レジスト膜(3) より高い感度のポジ型レジスト膜(4) を積層して塗布する工程と,続いて, 電子ビーム(5)を該ポジ型レジスト膜(4) 及び, 該ネガ型レジスト膜(3) の該被エッチング膜(2) の配線パターン形成領域(6) に露光する工程と,その後,該ポジ型レジスト膜(4) を現像して, 少なくとも該配線パターン形成領域(6) より広い開口部(7) を該ポジ型レジスト膜(4) に形成する工程と,次に,該ネガ型レジスト膜(3) を現像して, 配線形成パターン(8) を形成する工程と,しかる後,該配線形成パターン(8) 及び, 該ポジ型レジスト膜(4) をマスクとして, 該被エッチング膜(2) をエッチングして, 該半導体基板(1) 上に配線パターン(9) 及び, 該配線パターン(9) の外縁部(10)を残して, 該半導体基板(1) 上を埋めるダミーパターン(11)を形成する工程とを含むことを特徴とするパターン形成方法。
IPC (2件)：
H01L 21/3205
, H01L 21/027
H01L 21/88 B
, H01L 21/30 341 P
, H01L 21/30 361 S
, H01L 21/88 K
