特許
J-GLOBAL ID：200903052325192009

半導体集積回路の配線設計方法

発明者：
日高 逸雄

日高 逸雄 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-311026
公開番号（公開出願番号）：特開2001-185625
出願日： 2000年10月11日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】本発明は、隣接する2本の信号線が形成するキャパシタンスと、信号線を流れる信号の遅延値を調整することができる半導体集積回路の配線設計方法を提供する。【解決手段】本発明による半導体集積回路の配線設計方法は、信号線(201)が配置される。信号線(201)に隣接し、且つ、出力端(204o,205o)が開放された隣接線(204,205)が配置される。信号線(201)と隣接線(204,205)が形成するキャパシタンスが算出される。そのキャパシタンスに基づいた隣接線(204,205)の配線長(L2,L3)の調整が実行される。配線長(L2,L3)が調整されると、キャパシタンスが変化する。
請求項（抜粋）：
信号線と前記信号線に隣接する隣接線が形成するキャパシタンスの算出を行い、前記キャパシタンスに基づいた前記隣接線の配線長の調整を行う半導体集積回路の配線設計方法。
IPC (5件)：
H01L 21/82 ,  G06F 17/50 658 ,  G06F 17/50 ,  G06F 17/50 666 ,  G06F 17/50 668
FI (5件)：
G06F 17/50 658 E ,  G06F 17/50 658 U ,  G06F 17/50 666 V ,  G06F 17/50 668 M ,  H01L 21/82 C
Fターム (15件)：
5B046AA08 ,  5B046BA06 ,  5B046JA03 ,  5F064BB07 ,  5F064BB28 ,  5F064EE02 ,  5F064EE08 ,  5F064EE14 ,  5F064EE17 ,  5F064EE42 ,  5F064EE43 ,  5F064EE47 ,  5F064EE51 ,  5F064EE60 ,  5F064HH06
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM