特許
J-GLOBAL ID:200903052332344043
出力回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平10-301976
公開番号(公開出願番号):特開2000-134084
出願日: 1998年10月23日
公開日(公表日): 2000年05月12日
要約:
【要約】 (修正有)【課題】 出力回路のインピーダンス制御回路の分解能を高め、そのインピーダンス設定精度を高める。【解決手段】 インピーダンス自動設定機能を有する出力回路に、mビットの原インピーダンス制御信号を生成するインピーダンス制御回路と、該制御信号の第mビットが論理“0”のとき、その第1〜m-1ビットをインピーダンス制御信号の第1〜m-1ビットとし、該制御信号の第m及び第m+1ビットを論理“0”にし、原インピーダンス制御信号の第mビットが論理“1”のとき、その第1ないし第m-2ビットをインピーダンス制御信号の第2〜m1ビットとし、その第m-1ビットの反転及び非反転信号を該制御信号の第mビット及び第m+1とする制御信号切り換え回路を設ける。原インピーダンス制御信号の第mビットが論理“1”のとき、インピーダンス制御信号の第1ビットを、インピーダンス微調整信号に従いロウ又はハイレベルとする。
請求項(抜粋):
並列形態に設けられ、対応するインピーダンス制御信号の有効レベルを受けてそれぞれ選択的にオン状態とされるm+1個の第1の出力MOSFETを含む出力バッファと、mビットの原インピーダンス制御信号を、対応する出力用外部端子に結合される伝送線の特性インピーダンスに対応する組み合わせで選択的に有効レベルとするインピーダンス制御回路と、上記mビットの原インピーダンス制御信号をもとに、m+1ビットの上記インピーダンス制御信号を生成する制御信号切り換え回路とを含んでなることを特徴とする出力回路。
FI (2件):
H03K 19/00 101 F
, H03K 19/00 101 Q
Fターム (9件):
5J056AA04
, 5J056AA40
, 5J056BB60
, 5J056DD13
, 5J056DD28
, 5J056EE11
, 5J056FF07
, 5J056FF10
, 5J056KK03
前のページに戻る