特許
J-GLOBAL ID：200903052339983076
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
西田 新
公報種別：公開公報
出願番号（国際出願番号）：特願平4-206388
公開番号（公開出願番号）：特開平6-053225
出願日： 1992年08月03日
公開日（公表日）： 1994年02月25日
要約：
【要約】 (修正有)【目的】 大電流を流すために必要な大面積を、チップ面積を増大することなく実現でき、高集積化を可能とすることができるバイポーラトランジスタを搭載する半導体装置を提供する。【構成】 第1導電型基板1上に第2導電型エピタキシャル層3が形成され、その第1導電型基板から第2導電型エピタキシャル層にわたる所定領域に第2導電型の埋め込みコレクタ層4が形成され、その埋め込みコレクタ層上方のエピタキシャル層3表面層にべース領域6が形成され、そのべース領域内にエミッタ領域7が形成されてなるバイポーラトランジスタの埋め込みコレクタ層4、べース領域6およびエミッタ領域7が基板表面に対し傾斜する面、もしくは階段状の面を有するよう構成されたバイポーラトランジスタを搭載する。
請求項（抜粋）：
第1導電型基板上に第2導電型エピタキシャル層が形成され、その第1導電型基板から第2導電型エピタキシャル層にわたる所定領域に第2導電型の埋め込みコレクタ層が形成され、その埋め込みコレクタ層上方の上記エピタキシャル層表面層にべース領域が形成され、そのべース領域内にエミッタ領域が形成されてなるバイポーラトランジスタを搭載する半導体装置において、上記埋め込みコレクタ層、べース領域およびエミッタ領域にはいずれにも、上記基板表面に対し傾斜する面、もしくは階段状の面が形成されていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
