特許

J-GLOBAL ID：200903052342585057

半導体装置及び半導体装置の製造方法

発明者： 下司 辰郎 ,  原田 光昭 ,  古川 浩章 ,  小笠原 悟
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-243353
公開番号（公開出願番号）：特開2000-150813
出願日： 1999年08月30日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 電極形成の際、リソグラフィ工程及びエッチング工程に伴うスループット及び信頼性の低下を防止すること。【解決手段】 シリコン基板1のチャネル領域6上にゲート絶縁膜2及び第1の下部電極3が形成され、第1の下部電極3及びゲート絶縁膜2を覆うようにシリコン基板1上にBPSGからなる層間絶縁膜7が形成される。層間絶縁膜7上にはコンタクト孔8が形成される。コンタクト孔8内にはドープドポリシリコンからなる接続層9が形成される。そして、層間絶縁膜7及び接続層9の上にイリジウムからなる第2の下部電極10を堆積させることにより、イリジウムはドープドポリシリコンに対し密着性が高く、BPSGに対し密着性がきわめて低いから、第2の下部電極10は、接続層9の上のみに選択的に残る。

請求項（抜粋）：

第1の層及び第2の層を備え、前記第1の層に対し密着性が強く、且つ前記第2の層に対し密着性の弱い第3の層を、前記第1の層の上にのみ形成することを特徴とした半導体装置。

IPC (6件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-243595   出願人：株式会社東芝