特許

J-GLOBAL ID：200903052345302323

半導体装置の製造方法

発明者： 渡嘉敷 健
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316610
公開番号（公開出願番号）：特開平6-151711
出願日： 1992年10月30日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 表面が凹凸形状を有する多結晶Siで構成された蓄積電極を形成する。【構成】 Si基板1上に酸化膜2,多結晶Si層3を順に成長させ、光リソグラフィーによりマスク4を形成した後、ドライエッチングにより異方性形状の蓄積電極5を形成する。その後、ドライエッチングの堆積反応とエッチング反応を競合させることにより、異方的にエッチングされた蓄積電極の表面が半球状の凹凸形状を有する蓄積電極6に再加工することができる。

請求項（抜粋）：

電極形成工程とエッチング加工工程とを有する半導体装置の製造方法であって、電極形成工程は、半導体基板上に異方性形状の蓄積電極を形成するものであり、エッチング加工工程は、上記蓄積電極表面を半球状の凹凸形状にドライエッチング加工するものであることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/04 ,  H01L 27/108

FI (2件)：

H01L 27/10 325 M ,  H01L 27/10 325 C