特許
J-GLOBAL ID:200903052357986198

タイミング検証チェック値抽出方法

発明者:
出願人/特許権者:
代理人 (1件): 田澤 博昭 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-135149
公開番号(公開出願番号):特開2001-318962
出願日: 2000年05月08日
公開日(公表日): 2001年11月16日
要約:
【要約】【課題】 タイミング検証チェック値を高速に抽出するタイミング検証チェック値抽出方法を提供する。【解決手段】 終了時刻最適化工程(ステップST6)により、シミュレーション工程(ステップST4)の次回以降のシミュレーションにおけるシミュレーション終了時刻32を、今回の実行によるデータパルス15、クロックパルス16、および出力パルス17が一定になった時間に応じて設定するようにしたので、次回以降の実行に要する時間が短くなり、繰り返し実行される回路シミュレーションにおいて、収束するまでの時間を短くすることができる。
請求項(抜粋):
設定に応じたパルス差を有する2つの入力パルスを生成するパルス生成工程と、抽出対象回路の2つの入力端子に上記パルス生成工程により生成された2つの入力パルスを供給して、設定に応じたシミュレーション終了時刻までにその抽出対象回路の出力端子からの出力パルスの良否を判定するシミュレーション工程と、上記シミュレーション工程の次回以降の実行におけるシミュレーション終了時刻を今回の実行による2つの入力パルスおよび出力パルスが一定になった時間に応じて設定する終了時刻最適化工程と、上記シミュレーション工程による良否判定に応じて、上記パルス生成工程におけるパルス差の設定を段階的に変化させると共に、その良否判定が変化する付近ではそのパルス差の設定の変化量を小さくするパルス差再設定工程と、上記パルス差再設定工程により設定されるパルス差の変化量が所定範囲になるまで上記シミュレーション工程を繰り返し実行させる収束判定工程と、上記収束判定工程による収束判定に応じて2つの入力パルスのパルス差をタイミング検証チェック値として抽出するチェック値抽出工程とを備えたタイミング検証チェック値抽出方法。
IPC (3件):
G06F 17/50 668 ,  G06F 17/50 ,  G01R 31/28
FI (3件):
G06F 17/50 668 U ,  G06F 17/50 668 P ,  G01R 31/28 F
Fターム (7件):
2G032AC08 ,  2G032AD06 ,  2G032AD07 ,  2G032AG07 ,  5B046AA08 ,  5B046BA03 ,  5B046JA04

前のページに戻る