特許
J-GLOBAL ID：200903052375663916
ダイナミック・ランダム・アクセス・メモリ用の金属シリサイド・ゲートを形成するプロセス
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348345
公開番号（公開出願番号）：特開平10-189915
出願日： 1997年12月17日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 追加のプロセス工程を必要とせずに高融点金属シリサイド層を形成する、金属シリサイド・ゲート電極形成方法を提供する。【解決手段】 ポリ層を形成し、続いて高融点金属層をその上にスパッタし、そして窒化物または酸化物のキャップ層18により覆ってから、ゲート電極メサ20を形成し、そしてLPCVD技術によりその上に酸化物層26を堆積させる。この酸化物堆積は、高融点金属層がその下のポリ層14’と反応して高融点金属シリサイド層28を形成する温度で行う。その後、酸化物層26を用いて側壁スペーサ層30,32を形成する。
請求項（抜粋）：
金属シリサイド・ゲート電極を形成する方法であって、半導体基板内のトランジスタ領域のチャンネル領域上に、ゲート酸化物層と共にそれにより分離したゲート電極メサを形成する工程であって、該ゲート電極メサは、前記ゲート酸化物に近接したドープしたポリシリコンまたはアモルファスシリコンの層と、前記ゲート酸化物とは正反対に前記ポリシリコンまたはアモルファスシリコンの層に隣接して配置した高融点金属層と、該高融点金属層の上に配置した絶縁材料のキャップ層とを有する、前記の工程と、前記基板および前記ゲート電極メサの上にコンフォーマル層を形成する工程であって、該工程は、前記高融点金属の前記ポリシリコンまたはアモルファスシリコンの層との反応を生じさせることにより前記ポリシリコンまたはアモルファスシリコンの層の全てを消費することなく高融点金属シリサイドを形成する温度にて、行う、前記の工程と、および前記コンフォーマル層を垂直エッチ・プロセスでエッチングすることにより、前記コンフォーマル層の前記絶縁材料を実質上水平な表面から除去して、前記ゲート電極メサの両側の前記半導体基板の表面を露出させると共に、側壁スペーサを前記ゲート電極メサの両側に形成する工程と、から成る金属シリサイド・ゲート電極形成方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 21/28 301
, H01L 29/78
H01L 27/10 671 Z
, H01L 21/28 301 D
, H01L 27/10 681 A
, H01L 29/78 301 G
