特許

J-GLOBAL ID：200903052433351148

半導体デバイス

発明者： カッター ジョン エル
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-529160
公開番号（公開出願番号）：特表2000-508122
出願日： 1998年01月07日
公開日（公表日）： 2000年06月27日
要約：

【要約】MOSFET又は別の高電圧デバイスにおいて、環状チャネルストッパ(4)が本体部分(11)の外側周縁(14)のまわりに延在し、デバイス領域(15)は前記本体部分と共にデバイスの少なくとも1個の動作モードにおいて高い反転バイアスのもとで動作するpn接合(5)を形成する。本体部分(11)の上側の絶縁層(24)上のフィールドプレート構造体(34,34a,34b,34c)が外側周縁(14)に向けて延在し、空乏層を反転バイアスされたpn接合(5)から外側周縁(14)に向けて拡大せる。チャネルストッパ(4)は、異なる不純物濃度及び/又は領域幅及び/又は間隔を有する同心状に形成したドープドストッパ領域(41〜44)を有し、本体部分(11)に不均一なドーピングプロファイルを形成し、その不純物濃度はフィールドプレート構造体(34,34a,34b,34c)の下側において外側周縁(14)に向かう距離(D)と共に増加し、フィールドプレート構造体(34,34a,34b,34c)の下側での空乏層の拡大を徐々に遅らせる。フィールドプレート構造体(34,34a,34b,34c)はデバイス領域(15)及び/又はフィールド領域(35)に接続され、デバイス領域(15)と外側周縁(14)近傍のドープドチャネルストッパ領域(41)との間の本体部分の上側で横方向に延在し、チャネルストッパ(4)に接続されるフィールドプレートの複雑性を解消する。

請求項（抜粋）：

半導体本体を具え、この半導体本体が、半導体本体の主面と隣接する一導電型の本体部分と、前記主面と隣接し、前記本体部分と共に前記主面で終端するpn接合を形成する反対導電型のデバイス領域とを有し、前記pn接合はデバイスの少なくとも1個の動作モードで反転バイアスされ、前記本体部分はデバイス領域から本体部分の外側周縁に向けて延在し、前記半導体本体は、さらに、前記本体部分の上側の絶縁層上で外側周縁に向けて延在し、反転バイアスされたpn接合から外側周縁に向けて空乏層を拡大させるフィールドプレート構造体と、前記外側周縁付近に沿って延在し、前記空乏層が外側周縁に向けて拡大するのを阻止する環状チャネルストッパとを有する半導体デバイスにおいて、前記環状チャネルストッパは、前記本体部分に前記主面と隣接して存在し本体部分の不純物濃度よりも高い不純物濃度をする同心状に形成された複数の一導電型のドープドストッパ領域を有し、前記複数の同心状に形成されたドープドストッパ領域が前記主面に隣接する本体部分に一導電型の不均一なドーピングプロファイルを形成し、その不純物濃度は、前記フィールドプレート構造体の下側において、前記外側周縁に向かう距離と共に増加し、前記フィールドプレート構造体の下側での空乏層の拡大を徐々に遅らせるように構成したことを特徴とする半導体デバイス。

IPC (3件)：

H01L 29/78 ,  H01L 29/06 ,  H01L 29/861

FI (3件)：

H01L 29/78 652 P ,  H01L 29/06 ,  H01L 29/91 D