特許

J-GLOBAL ID：200903052439198643

磁気抵抗性メモリ構造大フラクション利用

発明者： ポーム,アーサー ブイ.
出願人/特許権者： ノンボラタイル エレクトロニクス,インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願平6-508400
公開番号（公開出願番号）：特表平8-504533
出願日： 1993年09月21日
公開日（公表日）： 1996年05月14日
要約：

【要約】複合線構造(15、15’または15’’)における、あるいはそのような複合線構造(15、15’または15’’)に磁気的にバイアスをかけるために用いられる保存膜セル(24または24’)における、磁化状態を現存のままにする、または反対に切り換えるために、選択的に同時に流れる電流を1組のワード線構造(12、22)に選択して流し得る位置を複数有するデジタルメモリ、または複合線構造(15、15’または15’’)(および可能な場合にはビット線構造(26))と組み合わせたワード線構造(12)を有するデジタルメモリ。

請求項（抜粋）：

磁気抵抗性検知を用いた、強磁性薄膜利用デジタルメモリであって、該メモリは、 少なくとも一方の方向への電流を電導するために用いられる、1組の第一状態決定線構造末端端子を有する第一状態決定線構造であって、その間に電気的に直列接続された、少なくとも選択された部分を有する複合線構造を持ち、 分離物質の一種からなる中間層であって、対向する面に2つの主要表面を有して該主要表面が分離層厚によって分離されている、中間層と、 該主要表面のそれぞれの上のメモリ膜であって、磁気抵抗性異方性強磁性材料からなるメモリ膜とを含有する、構造を持つ該第一状態決定線構造と、 それぞれが、少なくとも一方の方向への電流を電導するために用いられる1組のワード線末端端子を有する複数のワード線構造であって、該1組のワード線末端端子が、その間に電気的に接続された電導体を有し、該電導体が、対応する該複合線構造の選択された部分で、該中間層の該主要表面のうち一方の上の該メモリ膜から、電気絶縁層を横切るように配置され、該複合線構造の選択された部分のそれぞれが、対応する電導体に比較的近くかつその反対側に位置する、該複数のワード線構造のうちの対応する組の対応する電導体の一部を有して、該メモリ膜の磁化容易軸が、該対応するワード線構造の組の双方の該一部を流れるいかなる電流の実質フラクションの流れの方向にも実質的に平行とされる、複数のワード線構造と、を含有するメモリ。