特許

J-GLOBAL ID：200903052491657290

半導体装置

発明者： 山本 一郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-350517
公開番号（公開出願番号）：特開2001-168299
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 Ruなどの低抵抗率の導電性材料を上部電極に採用するMIMまたはMIS構造のセルキャパシタと、ポリシリコンなどの高抵抗の導電性材料を利用する抵抗素子を実質的な工程の延長を伴わず作製可能とする半導体装置構造の提供。【解決手段】 セルキャパシタの上部電極、ならびに、抵抗素子などに利用されるプレート電極を、Ruなどの低抵抗導電性材料層上に、SiO2のような絶縁膜層、ポリシリコンなどの高抵抗の導電性材料層を積層した三層構造に形成し、前記三層構造を同じ形状にパターニングして、セルキャパシタの上部電極は、Ruなどの低抵抗導電性材料層、抵抗素子は、ポリシリコンなどの高抵抗の導電性材料層を用いる構造とする。

請求項（抜粋）：

プレート電極を構成要素に含む半導体装置であって、前記プレート電極は、低抵抗導電性材料層上に、所定膜厚の絶縁膜層を介して、高抵抗の導電性材料層が積層された三層構造に形成され、前記三層構造が同一形状にパターニングされていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 681 F ,  H01L 27/04 C ,  H01L 27/04 P ,  H01L 27/10 651

Fターム (20件)：

5F038AC05 ,  5F038AC15 ,  5F038AR06 ,  5F038CA16 ,  5F038CA18 ,  5F038EZ15 ,  5F038EZ20 ,  5F083FR02 ,  5F083GA28 ,  5F083JA06 ,  5F083JA14 ,  5F083JA31 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA18 ,  5F083PR03 ,  5F083PR40 ,  5F083ZA28