特許

J-GLOBAL ID：200903052510295248

表示パネルの製造方法および表示パネル

発明者： 神野 優志
出願人/特許権者： 三洋電機株式会社
代理人 (2件)： 吉田 研二 ,  石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2003-137734
公開番号（公開出願番号）：特開2004-342457
出願日： 2003年05月15日
公開日（公表日）： 2004年12月02日
要約：

【課題】画素の劣化を抑制しつつ、レーザを利用した欠陥画素の減光化を効果的に行う。【解決手段】パネル形成の途中、例えば第2TFT40が完成し、有機EL素子の陽極が形成された段階で、アレイ検査を行う。そして、欠陥画素については、レーザによって配線を切断する。そして、このレーザによるリペアの後、第2平坦化絶縁膜60を形成してレーザにより生じた穴を埋める。【選択図】 図2

請求項（抜粋）：

表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、 基板上に薄膜トランジスタを形成する工程と、 この薄膜トランジスタ形成後に複数の層を積層して、表示素子を完成する工程と、 を有し、 前記複数の層を積層する工程には、層厚の厚い絶縁性の平坦化絶縁膜を形成する工程が少なくとも1つ含まれ、 この少なくとも1つの平坦化絶縁膜を形成する工程の前の工程において、不良画素について、前記表示素子と電源ラインとの接続を切断する工程を設ける表示パネルの製造方法。

IPC (5件)：

H05B33/10 ,  G09F9/00 ,  G09F9/30 ,  H05B33/14 ,  H05B33/22

FI (7件)：

H05B33/10 ,  G09F9/00 338 ,  G09F9/00 352 ,  G09F9/30 338 ,  G09F9/30 365Z ,  H05B33/14 A ,  H05B33/22 Z

Fターム (36件)：

3K007AB11 ,  3K007AB13 ,  3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  5C094AA31 ,  5C094AA38 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094CA25 ,  5C094DA13 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094FB20 ,  5G435AA13 ,  5G435AA14 ,  5G435AA17 ,  5G435BB05 ,  5G435CC09 ,  5G435HH12 ,  5G435HH13 ,  5G435HH14 ,  5G435KK05 ,  5G435KK10