特許
J-GLOBAL ID：200903052517829329
昇圧回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-057038
公開番号（公開出願番号）：特開平8-256473
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】 昇圧セルを構成する電荷転送トランジスタのしきい値に起因するしきい値電圧落ち及び電荷の逆流を防止することができ、昇圧速度の低下を招くことなく昇圧効率の向上をはかること。【構成】 p型半導体層上に形成されたnチャネルMOSトランジスタからなる電荷転送トランジスタTRと昇圧用キャパシタCからなる昇圧セルを複数段接続して構成される昇圧回路において、電荷転送時には、電荷転送トランジスタTRのバックバイアス端子に第1の電圧Vn1を印加してしきい値電圧を負にし、しきい値落ちをなくし、一方電荷非転送時には、電荷転送トランジスタTRのバックバイアス端子に、Vn1よりも小さい第2の電圧Vn2を印加してしきい値電圧を正の値にし、電荷の逆流を防止することを特徴とする。
請求項（抜粋）：
昇圧用キャパシタと電荷転送トランジスタからなる昇圧セルを複数段接続して構成される昇圧回路において、前記電荷転送トランジスタのバックバイアス端子を、電荷転送時に第1の電圧V1 に設定し、電荷非転送時に第2の電圧V2 に設定する手段を設けたことを特徴とする昇圧回路。
IPC (2件)：
FI (2件)：
H02M 3/07
, G11C 17/00 309 D
