特許

J-GLOBAL ID：200903052520665299

半導体集積回路の消費電力削減方法

発明者： 榎本 忠儀 ,  天川 慶太郎
出願人/特許権者： 榎本 忠儀
公報種別：公開公報
出願番号（国際出願番号）：特願2002-383383
公開番号（公開出願番号）：特開2004-201258
出願日： 2002年12月18日
公開日（公表日）： 2004年07月15日
要約：

【課題】多数の論理ゲートで構成される加算回路、乗算回路、等の半導体ディジタル集積回路の消費電力の削減方法に関する。【解決手段】(K-1)段目が1個の論理ゲート、K段目がm個(mは整数)の論理ゲート、(K+1)段目がN個(Nは整数)の論理ゲート、で構成され、該m個のK段目の論理ゲートは互いに並列接続され、かつ、該(K-1)段目の論理ゲートにより駆動され、該(K+1)段目の論理ゲートはn個(=N/m)ずつ互いに並列接続され、かつ、n個ずつ並列接続され該(K+1)段目の論理ゲートは対応する各K段目の論理ゲートにより駆動され、Nを一定とした半導体ディジタル集積回路において、mを増加させることにより、K段目の論理ゲートにより消費される電力を増加させ、(K+1)段目の論理ゲートにより消費される電力を減少させるように、mを決定することにより、該半導体ディジタル集積回路の総消費電力を最小化する。【選択図】 図1

請求項（抜粋）：

(K-1)段目が1個の論理ゲート、K段目がm個(mは整数)の論理ゲート、(K+1)段目がN個(Nは整数)の論理ゲート、で構成され、該m個のK段目の論理ゲートは互いに並列接続され、かつ、該(K-1)段目の論理ゲートにより駆動され、該(K+1)段目の論理ゲートはn個(=N/m)ずつ互いに並列接続され、対応する各K段目の論理ゲートにより駆動され、Nを一定とした半導体ディジタル集積回路において、mを増加させることにより、(K-1)段目およびK段目の論理ゲートにより消費される電力を増加させ、(K+1)段目の論理ゲートにより消費される電力を減少させるように、mを決定することにより、該半導体ディジタル集積回路の総消費電力を最小化する電力低減方法.

IPC (1件)：

H03K19/0948

FI (1件)：

H03K19/094 B

Fターム (7件)：

5J056AA03 ,  5J056BB17 ,  5J056BB19 ,  5J056DD13 ,  5J056DD29 ,  5J056EE15 ,  5J056GG02