特許

J-GLOBAL ID：200903052522080573

半導体装置の製造方法

発明者： 滝沢 正明
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-203136
公開番号（公開出願番号）：特開平7-058194
出願日： 1993年08月17日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 広い素子分離領域と狭い素子分離領域とをトレンチ・アイソレーションと選択酸化分離を併用して形成する場合、素子形成領域の寸法変動を防止する。【構成】 広い素子分離領域Iw の中央部をLOCOS法による選択酸化分離膜5、その両端をCVD-SiOx 膜10bで埋め込まれたトレンチ9bで構成する。狭い素子分離領域In は、CVD-酸化膜10aで埋め込まれたトレンチ9aで構成する。【効果】 両素子分離領域Iw ,In 間の設計上の距離D(素子形成領域の幅)は、トレンチ9a,9bの間隔で決まり、LOCOSによる寸法変換差、あるいは選択酸化分離パターンとトレンチ・パターンのマスク合わせずれの影響を受けない。パッド酸化膜を極端に薄膜化する必要がない。従来法に比べてパターン変更のみで対処でき、経済性や生産性が劣化しない。

請求項（抜粋）：

相対的に狭い第1の素子分離領域と相対的に広い第2の素子分離領域とを有する半導体装置を製造する半導体装置の製造方法において、前記第1の素子分離領域はトレンチにて構成し、前記第2の素子分離領域は、その幅を規定する両端部をトレンチ、該トレンチに挟まれる領域を選択酸化分離膜にて各々構成することを特徴とする半導体装置の形成方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/316

FI (2件)：

H01L 21/76 L ,  H01L 21/94 A