特許
J-GLOBAL ID：200903052526339938
絶縁ゲート型半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
遠藤 恭
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334260
公開番号（公開出願番号）：特開2001-156289
出願日： 1999年11月25日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 生産性を低下させることなく、MOSトランジスタのような絶縁ゲート型の半導体装置におけるソース/ドレイン領域をより浅くする製造方法を提供する。【解決手段】 本発明の製造方法は、半導体基板10の活性領域上にゲート絶縁膜12を介してゲート電極13を形成する工程と、上記半導体基板上に絶縁層14を形成する工程と、上記絶縁層14を介して上記半導体基板の所定の領域に不純物15を注入する工程と、上記絶縁層14をエッチングして上記ゲート電極13の側壁に側壁スペーサ17を形成する工程と、熱処理により上記注入した不純物を拡散してソース及びドレイン領域20を形成する工程とを有する。この絶縁層14を介した注入によって、高い注入エネルギーによるイオン注入に拘わらず、不純物のシリコン基板への注入飛程を小さくすることが可能となる。
請求項（抜粋）：
半導体基板の活性領域上にゲート絶縁膜を介してゲート電極を形成する工程と、上記半導体基板上に絶縁層を形成する工程と、上記絶縁層を介して上記半導体基板の所定の領域に不純物を注入する工程と、上記絶縁層をエッチングして上記ゲート電極の側壁に側壁スペーサを形成する工程と、熱処理により上記注入した不純物を拡散してソース及びドレイン領域を形成する工程と、を有する絶縁ゲート型半導体装置の製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/265
, H01L 21/336
H01L 29/78 301 S
, H01L 21/265 H
, H01L 29/78 301 L
5F040DA13
, 5F040DC01
, 5F040EC07
, 5F040EF02
, 5F040EK01
, 5F040FA05
, 5F040FA07
, 5F040FA16
, 5F040FA18
, 5F040FB02
, 5F040FB04
, 5F040FC16
, 5F040FC21
