特許

J-GLOBAL ID：200903052544001537

半導体装置及びその製造方法

発明者： 吉原 郁夫
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-324094
公開番号（公開出願番号）：特開平9-148436
出願日： 1995年11月17日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 水素や可動イオン等が負荷素子に到達するのを防止して、負荷素子の抵抗値が安定で特性が安定な半導体装置を提供する。【解決手段】 Si3 N4 膜42とスクライブ領域45のAl配線層48、52とで、負荷素子である多結晶Si層38に水素や可動イオン等が到達するのを防止しており、スクライブ領域45のAl配線層48下にはSiO2 膜35が設けられている。このため、コンタクト領域44を埋めるためのタングステン層47のエッチバック時にSi基板31がエッチングされず、スクライブ領域45における段差が小さくてAl配線層48、52に段切れが生じない。

請求項（抜粋）：

半導体基板上の層間絶縁膜に形成されていて第1の金属配線層と前記半導体基板とを電気的に接続するためのコンタクト領域が導電層で埋められると共に負荷素子が設けられている半導体装置において、前記負荷素子よりも上層に半導体窒化膜が設けられており、前記半導体窒化膜を含む前記層間絶縁膜のうちでスクライブ領域に臨む端面を前記第1の金属配線層と同一層の第2の金属配線層が覆っており、前記スクライブ領域における前記半導体基板と前記第2の金属配線層との間に絶縁膜が設けられており、前記第1及び第2の金属配線層よりも上層の第3の金属配線層が前記スクライブ領域における前記半導体基板と前記第2の金属配線層とを接続すると共に前記絶縁膜の端面を覆っていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/8244 ,  H01L 27/11

FI (5件)：

H01L 21/90 B ,  H01L 21/28 301 R ,  H01L 21/88 N ,  H01L 21/90 A ,  H01L 27/10 381