特許
J-GLOBAL ID:200903052555365166
階層プリント基板パターン設計方法およびその装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願2000-197442
公開番号(公開出願番号):特開2002-015016
出願日: 2000年06月30日
公開日(公表日): 2002年01月18日
要約:
【要約】【課題】 プリント基板パターン設計において、パターンの共通共用化を目的として、階層設計処理を行い、3次元配置および仮想端子の最適化により、設計期間短縮を実現する階層プリント基板パターン設計方法および装置を提供する。【解決手段】 プリント基板パターン設計データを、共通ブロックに階層回路分割し、基板の層構造に対する3次元空間での階層回路ブロックの配置構想を行い、仮想接続端子位置を初期決定した後に階層回路ブロック内の配置処理および配線処理を行い、仮想接続端子の最適化を行う。
請求項(抜粋):
プリント基板設計データを階層パターン化して多層基板によって実現するに際し、前記プリント基板設計データで与えられる回路の中で繰り返しの共通回路を決定し、決定された共通回路について複数の配線層にわたる配線パターンからなる階層回路ブロックを設計し、設計した前記階層回路ブロックを使用して周辺回路とともに同一の多層基板に形成する配線パターンを設計する階層プリント基板パターン設計方法。
IPC (5件):
G06F 17/50 654
, G06F 17/50
, G06F 17/50 658
, H05K 3/00
, H05K 3/46
FI (6件):
G06F 17/50 654 K
, G06F 17/50 654 G
, G06F 17/50 658 H
, H05K 3/00 D
, H05K 3/46 Z
, H05K 3/46 Y
Fターム (6件):
5B046AA08
, 5B046BA05
, 5B046KA06
, 5E346BB01
, 5E346GG12
, 5E346HH33
前のページに戻る