特許
J-GLOBAL ID:200903052560547973
信号切換回路および信号生成回路
発明者:
,
出願人/特許権者:
代理人 (1件):
長谷川 次男
公報種別:公開公報
出願番号(国際出願番号):特願平4-224728
公開番号(公開出願番号):特開平6-112795
出願日: 1992年07月31日
公開日(公表日): 1994年04月22日
要約:
【要約】【目的】 高周波における入出力信号間の直線性および入力相互間,出力相互間のアイソレーションに優れ、かつ歪みのない信号切換回路および信号生成回路を提供する。【構成】 OUT1から信号を出力させる場合、Q11のゲート端子に接続される回路が高インピーダンスとされ、Q12のゲートにピンチオフ電圧より深い遮断電圧が与えられる。Q11,Q12は、ゲート・ソース間が抵抗R11,R12(Q15,Q16が、Q11,Q12がオンするようにゲート駆動した際の該Q15,Q16のインピーダンスと比較して低い値の抵抗)により接続され、かつデプレッション特性を有している。このため、この場合にはQ11は、ゲート・ソース間電圧がゼロとなり導通状態となる。また、Q12は遮断状態となる。上記回路では、通過する信号の状態によらず、ゲート・ソース間電圧がゼロまたは一定電圧となるので、従来のような自己変調は生じない。
請求項(抜粋):
結合されたドレイン端子を信号入力端子とし、非結合のソース端子を信号出力端子とする、デプレッション特性またはデプレッション/エンハンスメント併有特性を有する一対のスイッチング用FETからなり、各スイッチング用FETのゲート端子に接続される回路が、該FETがオンするようにゲート駆動した際に高インピーダンスとなる回路により構成され、かつ、スイッチング用FETのゲート・ソース間またはゲート・ドレイン間が、短絡されまたは該FETがオンするように駆動した際の前記ゲート端子に接続された回路のインピーダンスと比較して低い値の抵抗により接続されてなることを特徴とする信号切換回路。
前のページに戻る