特許
J-GLOBAL ID：200903052566840770
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-292827
公開番号（公開出願番号）：特開平6-139371
出願日： 1992年10月30日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】外部にアドレス・バスを有するマイクロコンピュータにおいて、メモリ・アクセス時に対象がDRAMかSRAMかを判別し、SRAM時にはアドレスの全ビットを一度に出力し、DRAM時にはロウ・アドレスとカラム・アドレスを時分割で出力することにより、マイクロコンピュータからのアドレス出力信号をそのままメモリのアドレス入力端子に接続することを可能とし、接続回路の容易な設計、回路規模の縮小、ボードの縮小、および効率よくメモリをアクセスすることを可能とする。【構成】内部にDRAMのアドレス構成と割り当て領域を設定する機能を持ち、メモリ・アクセス対象がDRAM領域であるかを判別する機能と、同一のアドレス出力端子から、SRAMアクセス時にはアドレスの全ビットを一度に出力し、DRAMアクセス時にはロウ・アドレスとカラム・アドレスを時分割で出力する機能を併せ持っている。
請求項（抜粋）：
マイクロコンピュータ本体と、外部にアドレスを出力する複数のアドレス端子とを有するマイクロコンピュータにおいて、ダイナミック・ランダム・アクセス・メモリのロウ・アドレス・タイミング信号及びCASカラム・アドレス・タイミング信号を出力する機能を有し、前記マイクロコンピュータ本体が、前記メモリのアクセスかまたはその他のアクセスかを判別する手段を有し、各々のアクセスごとのアドレス情報を前記アドレス端子に1回で出力するかまたはある特定のアドレス端子に前記アドレス情報を2回以上に分割して出力するかを制御するマルチプレクスを有することを特徴とするマイクロコンピュータ。
引用特許：
前のページに戻る
