特許

J-GLOBAL ID：200903052567607394

半導体装置およびその製造方法

発明者： 五島 滋雄 ,  松本 秀俊 ,  矢沢 正光 ,  梅本 康成 ,  内田 陽子 ,  比留間 健之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-204772
公開番号（公開出願番号）：特開平5-226376
出願日： 1992年07月31日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】 FETまたはバイポーラトランジスタにおいて、チャネル層またはベース層とコンタクト層の接触抵抗を低減する。【構成】 例えば、FETにおいて、InGaAsチャネル層5の基板側にInGaAsバッファ層4を設け、この層を通過するキャリア廻り込みの効果により、InGaAsチャネル層5とコンタクト層5とを低抵抗で接触させる。【効果】 InGaAsチャネル層5とコンタクト層8の接触抵抗は幅10μm当り10Ωまで低減でき、その結果、FETの相互コンダクタンス係数Kの値を幅10μm当り14mA/V2まで向上できる。

請求項（抜粋）：

n型導電型の第1の半導体層と、該第1の半導体層の一方の面に接して形成され、不純物が無添加あるいはp型不純物が添加された第2の半導体層と、該第2の半導体層に対し上記第1の半導体層とは反対側に形成され、不純物が無添加あるいはp型不純物が添加された第3の半導体層と、上記第1の半導体層とは別体として形成されたn型導電型の第4の半導体層を有し、上記第1半導体層と第2の半導体層とは電子親和力が等しく、上記第3の半導体層は上記第2の半導体層より電子親和力が小さく、上記第1または第2の半導体層と上記第4の半導体層とは直接接触していることを特徴とする半導体装置。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/205 ,  H01L 21/331 ,  H01L 29/73

FI (2件)：

H01L 29/80 H ,  H01L 29/72