特許
J-GLOBAL ID：200903052580066815
半導体装置とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-176894
公開番号（公開出願番号）：特開平9-172093
出願日： 1996年07月05日
公開日（公表日）： 1997年06月30日
要約：
【要約】【課題】 MISFETから成る集積回路型半導体装置において、薄膜のゲート絶縁膜構造において高耐圧特性を得る。さらに、高耐圧及び低耐圧のMISFETとを含む半導体装置の製造コストの低減。【解決手段】 チャネル形成領域とゲート領域との上にそれぞれ同じゲート絶縁膜を介して中間ゲート電極を設けた。ゲート領域は基板の表面に設けられている。チャネル形成領域のインピーダンスは、ゲート領域への印加電圧により、中間ゲート電極を介して、間接的に制御される。中間ゲート電極には、チャージアップ防止のための電圧リセット手段が接続して設けられている。
請求項（抜粋）：
第1の電源電圧の間に直列接続した低耐圧第1導電型MISFETと低耐圧第2導電型MISFETとから成る低電圧インバータ回路と、前記低電圧インバータ回路の出力に接続し、前記第1の電源電圧より大きな第2の電源電圧で動作するレベルシフタ回路と前記レベルシフタ回路の出力に接続し、前記第2の電源電圧に直列接続した高耐圧第1導電型MISFETと高耐圧第2導電型MISFETとから成る高電圧インバータ回路と、前記高電圧インバータ回路の出力が出力端子である半導体装置において、前記高耐圧第1導電型MISFETのドレイン領域の不純物分布が前記低耐圧第2導電型MISFETの間の分離領域の不純物分布と同じであるとともに、前記低耐圧第1導電型MISFETが第1導電型の半導体基板の表面に設けられた第2導電型拡散層の表面に形成され、前記高耐圧第2導電型MISFETのドレイン領域の不純物分布が前記第2導電型拡散層と同じであることを特徴とする半導体装置。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 21/8234
, H01L 27/088
H01L 27/08 321 E
, H01L 27/08 102 B
