特許
J-GLOBAL ID:200903052597504905

スレーブ情報処理装置

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-245315
公開番号(公開出願番号):特開平5-225102
出願日: 1992年09月14日
公開日(公表日): 1993年09月03日
要約:
【要約】【目的】マスタ装置からのスレーブ・リセット要求を検知する。【構成】システム・バス14とI/Oバス15を連絡するゲート・ウェイ12上にシステムがスレーブとして動作することを宣言するスレーブ動作宣言ビット21とマスタ装置からのスレーブ・リセット要求ビット20とをマップする。スレーブ動作宣言ビット21はシステム・バス14に接続されるシステム制御部11から書き込まれ、I/Oバス15に接続される通信制御部13によって読まれる。スレーブ・リセット要求ビット20はI/Oバス15に接続される通信制御部13によって書き込まれ、システム・バス14に接続されるシステム制御部11によって読まれる。システム制御部11はスレーブ・リセット要求ビット20をポーリングする事によりスレーブ・リセット要求を検知する。
請求項(抜粋):
システム・バスに接続されるシステム制御部と、前記システム・バスからゲート・ウェイを介して連絡するI/Oバスに接続される通信制御部とから成る情報処理装置であって、該情報処理装置がスレーブとして動作するというスレーブ動作宣言ビットと、マスタ装置からのスレーブ・リセット要求を保持するスレーブ・リセット要求ビットとを前記ゲート・ウェイのレジスタにマップし、前記システム制御部が前記スレーブ動作宣言ビット、前記通信制御部が前記スレーブ・リセット要求ビットをそれぞれセットし、前記システム制御部が前記スレーブ・リセット要求ビットのポーリング動作を行うことにより、マスタ装置からのスレーブ・リセット要求を認識することを特徴とするスレーブ情報処理装置。
IPC (3件):
G06F 13/00 354 ,  G06F 11/16 310 ,  G06F 13/38 340
引用特許:
審査官引用 (3件)
  • 特開昭57-204963
  • 特開昭63-073455
  • 特開昭59-122257

前のページに戻る