特許

J-GLOBAL ID：200903052611798658

半導体集積回路及びその製造方法

発明者： 和田 修
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-195732
公開番号（公開出願番号）：特開平11-040562
出願日： 1997年07月22日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】フローティングを採用しつつダミーパターンを発生させても寄生トランジスタが形成されない半導体集積回路を提供する。【解決手段】半導体基板4上に形成された第1のダミーパターン3と、この第1のダミーパターン3の真上に、第1のダミーパターン3よりも内側になるように、内部配線層で形成された第2のダミーパターン1aとを具備する。

請求項（抜粋）：

半導体基板上の第1のダミーパターンの真上でかつ、この第1のダミーパターンと同一スケールか又はそれよりも内側に、内部配線層で形成される第2のダミーパターンを形成したことを特徴とする半導体集積回路。