特許

J-GLOBAL ID：200903052624629340

多層プリント回路基板

発明者： 横田 恭弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平4-205046
公開番号（公開出願番号）：特開平6-053661
出願日： 1992年07月31日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】本発明は基盤表面に実装されるプルアップ抵抗器及びプルダウン抵抗器の個数を極力減少させることにより、部品の実装面積の縮小、工数の減少、部品費及び組立費の減少、信頼性の向上、消費電流の減少を図ることができる多層プリント回路基板を提供することを目的とする。【構成】最上下層の信号ライン層とこの層間の電源層又は接地層との間に、抵抗値の低い低絶縁体を介装し、電源層と接地層との間に絶縁体を介装して成り、例えば、最上下層の信号ライン層に低絶縁体を介して電源層を配置し、各電源層間に絶縁体を介して接地層を配置した場合に、電源層から低絶縁体を介して信号ライン層に電流がリークすることを利用し、各信号ライン層の配線にICパッケージ等のプルアップさせたい入力端子を接続し、リークした電流が入力端子に供給されることにより入力端子をプルアップ抵抗器を用いなくともプルアップさせた状態とするように構成する。

請求項（抜粋）：

最上下層に信号ライン層、これら信号ライン層の間に1〜複数の電源層及び接地層を有し、各層間を絶縁して成る多層プリント回路基板において、前記信号ライン層と前記電源層又は前記接地層との間に、抵抗値の低い低絶縁体を介装し、該電源層と該接地層との間に絶縁体を介装して構成したことを特徴とする多層プリント回路基板。