薄膜トランジスタの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：山田正紀 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-163136
公開番号（公開出願番号）：特開平10-012884
出願日： 1996年06月24日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】ゲート電極に電気抵抗の低い高融点金属を使用して、高速駆動型のCMOS薄膜トランジスタを製造する方法を提供する。【解決手段】CMOS薄膜トランジスタを製造するに際し、絶縁性基板10上の多結晶シリコン層11上に形成されたゲート絶縁膜12上にゲート電極膜13を形成すると共に、全体を第1の保護膜14で覆い、nチャネル、pチャネルの2種類のトランジスタ領域15,16のうちのいずれか一方を残したまま、他方のゲート電極膜13と第1の保護膜14とをゲート電極の形状に加工し、それをマスクとしてn型、p型の2種類の不純物のうちの第1の種類の不純物を打ち込み、更に全体を第2の保護膜18で覆い、上記2種類のトランジスタ領域15,16のうちの他方を残したまま、一方のトランジスタ領域上のゲート電極膜13と第1の保護膜14と第2の保護膜18とをゲート電極の形状に加工し、それをマスクとして上記2種類の不純物のうちの第2の種類の不純物を打ち込む。

請求項（抜粋）：

絶縁性基板上に複数の多結晶シリコン層を形成し、該多結晶シリコン層上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極膜を形成し、該ゲート電極膜をゲート電極の形状に加工し、前記多結晶シリコン層中に、該多結晶シリコン層それぞれに応じたn型もしくはp型のうちのいずれか1種類の不純物を打ち込むことによりn型及びp型の2種類のソース・ドレイン領域を形成してnチャネル及びpチャネルの2種類の薄膜トランジスタから成るCMOS構造の薄膜トランジスタを製造する薄膜トランジスタの製造方法において、前記ゲート絶縁膜上にゲート電極膜を形成した後、前記絶縁性基板を第1の保護膜で覆う工程と、前記第1の保護膜のうち、前記2種類のソース・ドレイン領域のうちの第2の種類のソース・ドレイン領域が形成される多結晶シリコン層を覆う第2の部分を残したまま、前記第1の保護膜のうち、前記2種類のソース・ドレイン領域のうちの第1の種類のソース・ドレイン領域が形成される多結晶シリコン層を覆う第1の部分及び該第1の部分の下部に形成された前記ゲート電極膜をゲート電極の形状に加工する工程と、該第1の保護膜及び該ゲート電極膜をマスクとして前記2種類の不純物のうちの第1の種類の不純物を該第1の部分に打ち込む工程と、前記絶縁性基板を第2の保護膜で覆う工程と、前記第2の保護膜のうち、前記2種類のソース・ドレイン領域のうちの第1の種類のソース・ドレイン領域が形成された多結晶シリコン層を覆う第1の部分を残したまま、前記第2の保護膜のうち、前記2種類のソース・ドレイン領域のうちの第2の種類のソース・ドレイン領域が形成される多結晶シリコン層を覆う第2の部分、及び、該第2の部分の下部に形成された、前記第1の保護膜及び前記ゲート電極膜をゲート電極の形状に加工する工程と、該第2の保護膜、該第1の保護膜、及び該ゲート電極膜をマスクとして前記2種類の不純物のうちの第2の種類の不純物を打ち込む工程とを有することを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 , G02F 1/136 500 , H01L 21/336

FI (5件)：

H01L 29/78 613 A , G02F 1/136 500 , H01L 29/78 616 M , H01L 29/78 617 M , H01L 29/78 619 B

前のページに戻る