特許
J-GLOBAL ID：200903052667073621
データ処理装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-298001
公開番号（公開出願番号）：特開平5-108539
出願日： 1991年10月17日
公開日（公表日）： 1993年04月30日
要約：
【要約】【構成】 低消費電力状態を有するマイクロコンピュータのI/Oポートに伝送データ信号のスタートビットを割込み入力として検出できる割込み検出回路を付加し、低消費電力状態ではこの割込み検出回路を活性化させかつI/Oポートを非活性状態にさせるとともに、通常動作状態ではI/Oポートを活性化させかつ割込み検出回路を非活性状態にさせるようにした。【効果】 低消費電力状態ではI/O端子が割込み端子として機能し、伝送データ信号を与えるだけでCPUに割込みがかかって通常動作状態へ移行するとともに、通常動作状態ではI/O端子が伝送データ信号の入出力端子として機能するため、ISO規格のカード用マイクロコンピュータにおいて、何ら外部端子を増設することなく低消費電力状態を設定することができ、しかも低消費電力状態から完全に元の状態へ復帰することができる。
請求項（抜粋）：
信号の外部入出力端子にI/Oポートとともに入力信号の変化を検出して割込み信号を発生させる割込み検出回路が接続され、上記割込み検出回路またはI/Oポートの何れか一方が選択的に活性化されるように構成されてなることを特徴とするデータ処理装置。
IPC (3件)：
G06F 13/24 310
, G06F 9/06 450
, G06K 19/077
