特許
J-GLOBAL ID：200903052670521244
半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-111334
公開番号（公開出願番号）：特開平6-325597
出願日： 1993年05月13日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 バ-ンイン試験においてあらかじめチップ内の全てのメモリセルトランジスタのゲ-ト酸化膜にストレスを加えるための時間を短縮する。【構成】 複数のロウアドレス信号とバ-ンイン信号BINを入力し、通常時は前記複数のロウアドレス信号から選択されるワ-ド線のみを活性化し、かつバ-ンイン試験時にバ-ンイン信号BINが活性化した場合は前記ワ-ド線の多重選択を行う機能を有するロウデコ-ダブロック11を有することにより、1度に複数のメモリセルトランジスタのゲ-ト酸化膜にストレスを加えることを特徴とする半導体記憶装置である。
請求項（抜粋）：
バ-ンイン試験時、ワ-ド線の多重選択を行うことにより、1度に複数のメモリセルトランジスタのゲ-ト酸化膜にストレスを加えることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 303
, G01R 31/26
, G01R 31/318
