特許
J-GLOBAL ID:200903052704230139
半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-070203
公開番号(公開出願番号):特開2002-270689
出願日: 2001年03月13日
公開日(公表日): 2002年09月20日
要約:
【要約】【課題】 銅ダマシン配線において、同一層配線の隣接配線間容量を低減することのできる技術を提供する。【解決手段】 第1配線層の配線5上に形成されるバリア層7を、下層から順に第1絶縁膜7a、第2絶縁膜7b、第3絶縁膜7c、第4絶縁膜7dおよび第5絶縁膜7eが堆積された積層構造とし、第1絶縁膜7a、第3絶縁膜7cおよび第5絶縁膜7eを銅の拡散防止機能を有する絶縁膜、たとえばシリコン窒化膜、第2絶縁膜7bおよび第4絶縁膜7dを低誘電性の絶縁膜、たとえばシリコン酸化膜とする。
請求項(抜粋):
金属の拡散防止機能を有する第1の絶縁膜と比誘電率が相対的に低い第2の絶縁膜とが下層から順に交互に3層以上堆積して成る積層構造のバリア層を、前記金属を主導体層とする配線上に形成することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 21/316
FI (3件):
H01L 21/316 M
, H01L 21/90 K
, H01L 21/90 V
Fターム (70件):
5F033HH04
, 5F033HH11
, 5F033HH19
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033JJ01
, 5F033JJ11
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK11
, 5F033KK19
, 5F033KK21
, 5F033KK32
, 5F033KK33
, 5F033LL01
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP21
, 5F033PP27
, 5F033PP33
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ16
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ58
, 5F033QQ59
, 5F033QQ61
, 5F033QQ65
, 5F033QQ75
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR09
, 5F033RR11
, 5F033RR14
, 5F033RR15
, 5F033SS04
, 5F033SS08
, 5F033SS11
, 5F033SS15
, 5F033TT02
, 5F033TT08
, 5F033XX01
, 5F033XX24
, 5F033XX25
, 5F033XX28
, 5F058BB10
, 5F058BD02
, 5F058BD04
, 5F058BD10
, 5F058BD15
, 5F058BF07
, 5F058BF25
, 5F058BF29
, 5F058BJ02
前のページに戻る