特許
J-GLOBAL ID：200903052718273590
フリップフロップ準安定性を使用する乱数生成方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
吉武 賢次 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-564986
公開番号（公開出願番号）：特表2003-526151
出願日： 2001年03月05日
公開日（公表日）： 2003年09月02日
要約：
【要約】【課題】 ディジタル技術だけを利用でき、かつ非常に少くないゲートからなる乱数生成方法および装置を提供する。【解決手段】 フリップフロップの準安定動作を利用して、乱数を生成する方法および装置が開示される。フリップフロップは、フリップフロップのセットアップ時間または保持時間(または、両方)を故意に乱す入力信号でクロック動作して、準安定動作を保証する。フリップフロップの準安定動作が、乱数を生成する機構を実現する。フリップフロップへの遅延入力によって、フリップフロップの準安定出力は、クロック源に対して非同期になる。したがって、フリップフロップの準安定出力をクロック源と同期させる同期回路が開示される。フリップフロップの同期出力は、入力波形と比較され、出力信号が入力信号に一致していないかどうかが決定され、準安定状態が表示される。準安定事象が検出された時、出力ビットがランダムビットとして与えられる。第2の実施形態は、誤りと誤りの間の時間遅延を利用して、乱数を生成する。第3の実施形態は、特定の種類のフリップフロップについて、準安定はほとんどゼロ(または1)で起こるとみなし、ゼロの半分を「1」として、ゼロの他の半分を「ゼロ」として「印を付ける」ことで、一様な乱数分布を得る。さらに、1の半分を「1」として印を付け、1の他の半分を「ゼロ」として印を付ける。第4の実施形態は、準安定動作がより頻繁に起こるようにクロックと入力の間の遅延を調整することを、プロセス変動の主な原因とする。第5の実施形態は、n個の回路のうちの少なくとも1つが特定の時間に不安定であるように、n個の異なったフリップフロップを有する複数の回路を使用する。
請求項（抜粋）：
準安定状態でフリップフロップを動作させるステップと、 前記準安定状態に基づいてランダムビットを生成するステップと、を備える乱数生成方法。
IPC (2件)：
FI (2件)：
Fターム (5件)：
5J049AA01
, 5J049AA07
, 5J049AA08
, 5J049AA18
, 5J049CC05
