特許
J-GLOBAL ID：200903052755914580
プログラムアクセストレース装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035882
公開番号（公開出願番号）：特開平6-250879
出願日： 1993年02月25日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 電話交換機等のプログラム制御システムにおけるプログラムデバッグ装置に関し、ファンクション機能別にメモリに対するアクセス結果をマップトレースすることを目的とする。【構成】 プログラムデバッグ装置のプログラムの走行ポイントを収集するマップトレース方法において、プログラム処理装置1をデバッグするトレース装置2に、複数のファンクション別のトレースメモリ3を設け、メモリの動作種別を表すファンクション信号を作成するファンクション作成回路部4と、作成されたファンクションを判定するファンクション判定回路部5と、トレースの開始条件、及び停止条件を判定するトレース開始/終了判定回路部6と、トレース対象領域を判定する領域判定回路部7と、判定結果が一致した場合該当メモリへ書込み、及びメモリから読出す書込/読出制御回路部8を備え、各ファンクション毎に実行状態を該トレースメモリ3に記録するように構成する。
請求項（抜粋）：
プログラム処理装置の内部バスをモニタする回路、及び該モニタ回路と外部接続しプログラム動作の解析を行うプログラムデバッグ装置における、情報収集する処理装置のメモリ空間と同等のメモリ空間をトレースメモリとして備え、プログラムの走行ポイントを収集するマップトレース方法において、プログラム処理装置(1)をデバッグするトレース装置(2)に、複数のファンクション別のトレースメモリ(3)を設け、メモリの動作種別を表すファンクション信号を作成するファンクション作成回路部(4)と、作成されたファンクションを判定するファンクション判定回路部(5)と、トレースの開始条件、及び停止条件を判定するトレース開始/終了判定回路部(6)と、トレース対象領域を判定する領域判定回路部(7)と、判定結果が一致した場合該当メモリへ書込み、及びメモリから読出す書込/読出制御回路部(8)を備え、条件一致となったアドレスに関し、各ファンクション毎に実行状態を該トレースメモリ(3)に記録することを特徴とするプログラムアクセストレース装置。
IPC (2件)：
G06F 11/28 310
, G06F 9/06 440
