半導体集積回路装置およびその製造方法ならびにその設計方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-170805
公開番号（公開出願番号）：特開平11-016999
出願日： 1997年06月27日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】 CMP法による研磨後の部材表面を完全に平坦化する。【解決手段】浅溝2を含む半導体基板1の主面上にシリコン酸化膜を堆積し、シリコン酸化膜をCMP法により研磨して素子分離領域3を形成する半導体集積回路装置において、素子分離領域3により半導体基板1の主面に活性領域4およびダミー領域60を形成する。ダミー領域60は、半導体基板1の任意の領域の凹み体積率が、半導体基板全面の平均凹み体積率の-20%から+20%の範囲となり、半導体基板の任意の領域のアクティブ面積率が、半導体基板全面の平均アクティブ面積率の-20%から+20%の範囲となるように形成する。

請求項（抜粋）：

半導体基板の主面に浅溝が形成され、前記浅溝を含む前記半導体基板の全面に堆積された絶縁膜がCMP法によって研磨され、前記浅溝内にのみ前記絶縁膜が残存された分離領域を有し、前記分離領域により分離された前記半導体基板の主面に、MISFETの一部として機能する活性領域と、MISFETの一部として機能しないダミー領域とを含む半導体集積回路装置であって、前記堆積された絶縁膜の前記浅溝に起因する凹み量を前記浅溝が無いとした場合の前記絶縁膜の体積で規格化した凹み体積率が前記半導体基板の全域においてほぼ等しい第1の条件、前記ダミー領域および前記活性領域を合計した領域の面積を前記ダミー領域、前記活性領域および前記分離領域を合計した領域の面積で規格化したアクティブ面積率が前記半導体基板の全域においてほぼ等しい第2の条件、のいずれの条件をも満足することを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/76 , H01L 21/304 321

FI (2件)：

H01L 21/76 N , H01L 21/304 321 S

前のページに戻る