スタティックランダムアクセスメモリ装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-202603
公開番号（公開出願番号）：特開平6-013581
出願日： 1992年07月29日
公開日（公表日）： 1994年01月21日
要約：

【要約】【構成】シングルビット線構成を有する改善されたスタティックランダムアクセスメモリ(SRAM)が開示される。1つのメモリセルは、データ記憶回路1とシングルビット線BLとの間に直列に接続されたアクセスゲートトランジスタQ5,Q6を備える。書込動作において、行および列アドレス信号によって選択されたメモリセルにおいて、トランジスタQ5およびQ6のゲート電圧がXワード線昇圧回路7およびYワード線昇圧回路8により電源電圧を越えて昇圧され、データ記憶回路1が不安定なデータ記憶状態にもたらされる。【効果】所望のメモリセルについてのみデータ書込が行なわれ、他のメモリセルへの誤ったデータ書込が防がれる。

請求項（抜粋）：

スタティックランダムアクセスメモリ装置であって、複数の行および複数の列に配設された複数のメモリセルを備えたメモリセルアレイと、各々が前記メモリセルアレイ内の対応する1つの列内に設けられ、前記対応する1つの列内のメモリセルに接続された複数のビット線とを含み、各前記メモリセルは、単一の入出力ノードを有し、前記入出力ノードを介して与えられるデータ信号を記憶するデータ記憶手段と、対応する列内のビット線と前記入出力ノードとの間に接続され、行および列アドレス信号に応答して導通するスイッチング手段とを備え、前記スタティックランダムアクセスメモリ装置は、さらに、外部から与えられる書込制御信号に応答して、行および列アドレス信号によって選択されたメモリセル内のデータ記憶手段のデータ記憶状態を安定化または不安定化させる状態制御手段を含む、スタティックランダムアクセスメモリ装置。

IPC (2件)：

H01L 27/11 , G11C 11/412

FI (2件)：

H01L 27/10 381 , G11C 11/40 301

引用特許：

審査官引用 (5件)

特開平2-187991
特開平4-056283
特開平3-102698

全件表示

前のページに戻る