特許

J-GLOBAL ID：200903052779215291

半導体装置及びその製造方法

発明者： 百 瀬 寿 代 ,  斎 藤 雅 伸 ,  大 黒 達 也 ,  小 野 瑞 城 ,  吉 富 崇 ,  岩 井 洋 ,  勝 又 康 弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-087720
公開番号（公開出願番号）：特開平9-252061
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 製造工程数の削減を可能にする。【解決手段】 コレクタ領域3と、このコレクタ領域とは素子分離領域によって素子分離されたMOSFETの素子領域とが形成された半導体基板1の前記素子領域上にゲート絶縁膜8を形成する工程と、前記ゲート絶縁膜を、被覆膜9で覆った後に、前記コレクタ領域の所定領域上にエピタキシャル成長によってベース領域15を形成する工程と、を備えていることを特徴とする。

請求項（抜粋）：

コレクタ領域と、このコレクタ領域とは素子分離領域によって素子分離されたMOSFETの素子領域とが形成された半導体基板の前記素子領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を、被覆膜で覆った後に、前記コレクタ領域の所定領域上にエピタキシャル成長によってベース領域を形成する工程と、を備えていることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/76 ,  H01L 21/8222

FI (3件)：

H01L 27/06 321 A ,  H01L 21/76 L ,  H01L 27/06 101 U