特許
J-GLOBAL ID：200903052789169034
コンピュータシステムおよび電子機器並びにシステム回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-370874
公開番号（公開出願番号）：特開2001-184297
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】製品モデル毎にシステム回路基板を設計し直すことなく、必要に応じて必要な個数の高速メモリメモリを実装できるようにする。【解決手段】システム回路基板上には、コンデンサなどの容量性デバイス16をメモリバスライン4に接続するための接続端子、およびその容量性デバイス16の実装エリアが設けられている。容量性デバイス16は、高速メモリデバイス141〜144の実装個数による容量負荷の違いを吸収するために使用されるものであり、これによりメモリデバイスの実装個数によらず、メモリバスライン4の特性インピーダンスを規定値に合わせることができる。よって、製品毎にシステム回路基板を設計し直すことなく、必要に応じて必要な個数の高速メモリデバイスを実装して使うことが可能となる。
請求項（抜粋）：
メモリデバイスを実装するための複数のメモリ実装エリアを有する回路基板と、前記複数のメモリ実装エリアに接続されるように前記回路基板上に配設されたメモリバスラインと、前記回路基板上に設けられ、メモリデバイスの実装個数による容量負荷の違いを吸収するための容量性デバイスを前記メモリバスライン上に接続するための接続端子とを具備することを特徴とするコンピュータシステム。
Fターム (2件)：
前のページに戻る
